LEDA BS studies

PREDAVANJA, UPUTSTVA I DRUGI DOKUMENTI POTREBNI STUDENTIMA

Projektovanje elektronskih kola (Elektronika - ELE)

prof. dr Predrag Petković doc. dr Miljana Milić Pitanja i sugestije profesoru Obaveštenje   Studenti mogu popraviti ocenu iz određene oblasti izlaskom na pisani deo ispita u narednom redovnom ispitnom roku Donji prag za ocenu pisanog dela ispita po zadatku je 25% (za manje od 25% dobija se 0%). Upis ocena u četvrtak 27.06.2019. u 11.00 sati u kabinetu 207.       Rezultati ispita u poslednjem ispitnom roku   - -  Rezultate ispita iz predmeta Projektovanje elektronskih kola (EKIS) na osnovu aktivnosti tokom nastave školske 2018/19. godine možete pronaći OVDE       Ispit   -     Literatura     Predavanja Najnovija (2019/20)     Naziv predavanja PDF PPS Prilozi Video 1 Uvod - osnovni pojmovi (1 od 2) 2 Uvod - nastavak (2 od 2) 3 Stilovi izrade prototipa 4 Analiza kola (1 od 4) Lin. DC 5 Analiza kola (2 od 4) Lin. AC 6 Analiza kola (3 od 4) Lin. TR  6a Analiza kola (3 od 4) Nelin. DC  7 Analiza kola (4 od 4) Nelin. TR  8 Tolerancije 9 Analiza kola Primeri 10 Optimizacija (1 od 3) 11 Optimizacija (2 od 3) 11a Optimizacija (3 od 3) 12 Štampane ploce (1 od 3) 13 Štampane ploce (2 od 3) 14 Štampane ploce 3 od 3 (2020)     UPUTSTVA:   Ovde mozete naci uputstvo za LTSpice.   Ovde mozete naci VHDL primena u sintezi.   Ovde mozete naci uputsvo za Quartus16.1     Godina 2018/19  Uvod - osnovni pojmovi (1 od 2)   Uvod - nastavak  (2 od 2);  Stilovi izrade prototipa  Analiza kola (1 od 4)   Analiza lin. kola AC i TR (2 od 4)  Analiza lin. kola DC i TR (3 od 4)  Analiza nelin. kola DC i TR (3 od 4)  Analiza nelin kola TR (4 od 4)  Tolerancije  Analiza kola Primeri Analiza kola Optimizacija (1 od 2) Štampane ploče (1 od 2) Štampane ploče (2 od 2) Realizacija projekta Odbrana projekta Godina 2016/17 Uvod - osnovni pojmovi (1 od 2) Uvod - nastavak (2 od 2) Stilovi projektovanja Analiza kola(1 od 3) Godina 2015/16 Uvod I - Uvod u digitalna kola Uvod II - VHDL jezik za opis hardvera Uvod III - (nastavak) Uvod IV - Test bench Tutorial Quartus II Tutorial Active HDL Vežbe P Spice Praktikum laboratorijskih vežbi Vežbe Vežbe VLSI I Vežbe VLSI II On-line tutoriali Lesson 4 - VHDL Example 1: 2-Input Gates Lesson 11 - VHDL Example 3: Majority Circuit Lesson 12 - VHDL Example 4: 2-Bit Comparator Lesson 18 - VHDL Example 6: 2-to-1 MUX - if statement Lesson 24 - 7-segment Displays Lesson 25 - VHDL Example 12: 7-Segment Decoder using Logic Equations Lesson 26 - VHDL Example 13: 7-Segment Decoder-case Statement Lesson 37 - VHDL Example 21: N-Bit Comparator - Relational Operators Lesson 39 - VHDL Example 22: 3-to-8 Decoder using Logic Equations Lesson 40 - VHDL Example 23: 3-to-8 Decoder using a for-loop Lesson 45a - Adders Lesson 45b - Adders Carry and Overflow Lesson 46 - Example 27: 4-Bit Adder using Logic Equations Lesson 52 - Shifters Lesson 60 - Example 36: 4-bit Arithmetic/Logic Unit ALU Lesson 63 - Example 38: Edge-triggered D Flip-Flop with Set and Clear Lesson 64 - Example 39: D Flip-Flops in VHDL Lesson 65 - Example 40: D Flip-Flops with Clear and Set Lesson 68 - Example 42: 1-Bit Register Lesson 69 - Example 43: 4-Bit Register Lesson 70 - Fritzing - An introduction Lesson 71 - Arduino introduction Lesson 72 - PCB Design andFabrication using Fritzing Lesson 73 - Working with SMD in Fritzing   Studenstki projekti   ISE - Misc *Ovi radovi su ujedno i uputstvo za laboratorijske vežbe Mentor Graphics

Novo Originalni Sedra/Smith Orcad SPICE instalacioni CD disk image (zip arhivirani Nero .nrg) download*

Svi dokumenti su u PDF formatu. Ukoliko nemate Acrobat Reader, instalirajte ga sa sajta Adobe

*Fajl ima oko 420MB pa se skidanje sa mreže preporučuje samo onima koji imaju brzu mrežu i neki download manager.