Predavanja
Predavanja
prof. Petkovića
Uvod
CMOS proces
Ocena uspešnosti
Statička kola (1 deo)
Statička kola (2 deo)
Simboličko projektovanje
Projektovanje veza
Uzroci otkaza
Predavanja
prof. Damnjanović
Automatsko projektovanje digitalnih kola
Pisanje ostvarljivog VHDL koda
Semicustom
Timing kod sinhronih kola
Timing kod asinhronih kola
Sinhronajzeri
Signal Integrity
Projektovanje za malu snagu (potrošnju energije)
Digital Systems Verification
Future Challenges by CADENCE
More's law