Izbor koje }e se FPD kolo upotrebiti zavisi od dva klju~na parametra: 1. implementaciona mo}, i 2. brzina rada. napomena : ova dva parametra stoje u obrnutom odnosu; najbr`a FPD kola su SPLD, koja su istovremeno i najmanjeg logi~kog kapaciteta; najve}i logi~ki kapacitet imaju FPGA kola, ali su istovremeno najsporija.
Logi~ki kapacitet se izra`ava ekvivalentnim brojem gejtova (dvo-ulaznih NI kola), tj. prib-li`nim brojem diskretnih logi~kih kola kojima se mo`e realizovati ista logi~ka funkcija.
napomena : logi~ki kapacitet je ~esto gruba procena i broj gejtova koji se mo`e iskoristiti je ~esto manji od deklarisanog; stvarni logi~ki kapacitet zavisi od parametara koji su vezani za arhitekturu kola i sistema koji se projektuje.
Neka CPLD i FPGA kola su sa~injena od logi~-kih blokova vrlo slo`ene strukture (ALU eleme-nti, SRAM blokovi,...).
napomena : ovakva kola su pogodna kod realizacije regularnih struktura, ali veoma nepogodna za realizaciju neregularnih stru-ktura.
FPGA kola imaju finiju elemente u logi~kim blokovima, ali je ka{njenje ve}e (zbog spre`ne mre`e).
napomena : ka{njenje SPLD je fiksno i nezavisi od konfiguraci-je; ka{njenje CPLD u nekoj meri zavisi od konfiguracije, ali ga je mogu}e vrlo precizno odrediti; ka{njenje FPGA je nemogu}e odrediti do momenta same realizacije.