PPT Slide

VHDL vremenski model (simulacioni ciklus) ima 2 faze :

po~etak simulacije

a`urirani signali izvr{eni procesi

kraj simulacije

• delta ka{njenje - ka{njenje od jednog simulacionog
  ciklusa
  

Previous slide

Next slide

Back to first slide

View graphic version