Spre`na mre`a FPGA kola
Spre`na mre`a je bitna komponenta FPGA arhitekture.
Bazi~ni elementi su `i~ani segmenti i programabilni prekida~i.
Programabilni prekida~i su grupisa-ni u blokove za povezivanje (Conn-
ection Blocks - C ) i prekida~ke blokove (Switching Blocks - S ).
Logi~ki blok (L) ima odre|eni broj priklju~aka sa svake strane i pove-zuje se sa spre`nom mre`om preko blokova tipa C.
@i~ani segmenti prolaze kroz C blok.
S blok povezuje horizontalne i vertikalne `i~ane segmente.