Xilinix FPGA
Xilinix je razvio vi{e serija FPGA kola: XC3000, XC4000, i XC5000.
Sva XC kola imaju istu arhitekturu u osnovi.
Arhitekturu ~ine tri osnovna tipa gradivnih elemenata: (1) logi~ki blokovi (Configuration Logic Blocks - CLB); (2) ulazno-izlazni blokovi (Input/Output Blocks - IOB) i (3) spre`na mre`a.
CLB obezbe|uju funkcionalne elemente za realizaciju korisni~kih funkcija, IOB obezbe|uju interfejs izme|u pinova i spre`ne mre`e, dok spre`na mre`a obezbe|uje programibilnu vezu izme|u CLB i IOB.
U slu~aju XC4000 CLB imaju po 9 ulaza i 4 izlaza i mogu realizuju kako kombinacione tako i sekvencijalne funkcije.
Za realizaciju kombinacionih funkcija koriste se tabele pretra`ivanja. LUT se realizuju kao SRAM }elije kapaciteta 2nx1.
Za realizaciju sekvencijalnih funkcija, XC4000 koristi dva flip-flopa, sa zajedni~kim signalom takta, i signalom za dozvolu taktovanja.
Spre`na mre`a FPGA kola iz serije XC4000 je kompleksna struktura `i~anih segmenata i programabilnih prekida~a.
Spre`na mre`a je sme{tena u horizontalnim i vertikalnim kanalima koji presecaju ~ip po celokupnoj du`ini odnosno {irini.